即使在27年之后，IBM在CMOS半导体生产BEOL（后段制程）中引入Cu（铜）大马士革技术的创新，仍然是高性能和低功耗逻辑集成电路芯片制造的行业标准。IBM Research在该领域持续创新，并在2024年IEDM会议上发表了两篇重要的BEOL相关论文。

第一篇论文是由IBM Fellow Daniel Edelstein撰写的特邀论文。该论文聚焦于Cu及后Cu双大马士革BEOL互连技术的进展与未来方向。

第二篇论文由IBM与三星联合撰写。由IBM的Koichi Motoyama执笔，讨论了后Cu替代互连技术的开发，该技术提供了改进的电阻-电容（RC）性能和可靠性。

在过去50年中，芯片特征尺寸的不断缩小一直是推动半导体技术进步的驱动力。得益于Dennard缩放定律和Moore缩放趋势，本工作展示了一种面向2nm节点技术的最先进Cu布线技术，该技术经过充分验证，间距缩小至惊人的24 nm（12 nm线宽）。Cu大马士革技术涉及在低k介质中形成沟槽，随后沉积扩散阻挡层和衬垫薄膜，然后通过电镀沉积Cu。该技术在实现这一缩放进展中发挥了关键作用，尽管最近电镀已被先进的真空“回流”工艺所取代。

如下图所示，随着金属间距的缩小，考虑到电阻相对较高的材料（阻挡层和衬垫材料）所占比例，导线中导体（Cu）的体积分数减小，导致Cu线电阻增加。

为了降低导线电阻率并增加Cu的体积，可以减薄阻挡层和衬垫。然而，这种减薄过程会降低阻挡层性能，而阻挡层的职责是阻止Cu扩散进入介质。因此，介质可靠性（TDDB）会受到影响。需要创新来在不损害阻挡层性能和TDDB可靠性的前提下，增加窄线中Cu的体积。另一方面，衬垫的减薄可能导致Cu线中空洞形成倾向增加，进而降低Cu线的可靠性。这一问题在使用超低k介质薄膜时尤为突出，因为这类薄膜通常比SiO2薄膜更软。

Cu的可扩展性与后Cu大马士革

在本文中，IBM介绍了一种先进的低k介质（ALK）材料，该材料具有无与伦比的机械强度、抗等离子体诱导损伤（PID）性能、粘附性以及Cu-O2扩散阻挡性能。这种前沿的ALK薄膜使得Cu阻挡层能够持续缩放以降低导线电阻，同时显著改善沟槽的图案化而不损害可靠性。随附的图片展示了ALK薄膜卓越的抗损伤能力。

在图2中，蓝色数据点在图中外推至更长的寿命（T63）。这说明了ALK薄膜在介质薄膜可靠性（TDDB）方面优于传统SiCOH材料。下方图3显示，大多数数据点位于绿色/粉色/蓝色参考线的右侧（更长寿命）。这意味着ALK薄膜使缩放后的阻挡层或衬垫薄膜能够满足Cu线可靠性（EM，电迁移）目标，这对于高性能和低功耗逻辑IC芯片制造至关重要。这一信息凸显了在BEOL互连技术中使用ALK薄膜的显著优势。

该论文还强调了铑（Rh）大马士革技术作为现有Cu大马士革技术有前景的替代方案的潜力。Rh（或铱）已被确定为具有低表面散射行为和低氧化倾向的材料，这使得能够形成更薄的阻挡层甚至无阻挡层导线。IBM团队在演示Rh电镀和Rh大马士革技术的CMP工艺方面的工作是一个重要的里程碑。尽管Rh是非常稀有且昂贵的材料，因此在业界未被广泛考虑，但论文中的成本评估和分析表明，这些纳米级布线层实际使用的量很少，而对于任何未使用的废料，都有积极的回收方法来帮助将其成本降低到合理水平。在互连结构中采用Rh材料有可能显著提升性能和可靠性，使Rh大马士革技术成为一个引人注目的研发领域。

嵌入式气隙的减法Ru顶层通孔互连

IBM Research的Pathfinding团队与三星研发中心合作，一直积极致力于开发20nm间距以下的尖端互连技术，以克服Cu基互连技术的局限性。Ru互连已被广泛评估为实现未来技术更低导线电阻和改进电迁移（EM）性能的有前景的解决方案。我们的团队此前在2022年IEDM会议上展示了全球首个带有气隙的Ru顶层通孔结构（通孔位于导线之上），展示了我们在该领域的进展。今年的IEDM论文讨论了该技术下一步的成熟度：可靠性。

图5展示了带有气隙的全减法Ru顶层通孔互连的截面透射电子显微镜（TEM）图像。顶层通孔集成使我们能够自动完全放置气隙，而不受气隙中通孔的干扰。此外，这种集成方案还允许改善通孔与上方相邻线路之间的介电击穿电压，即使它们之间存在套刻问题。在传统的镶嵌工艺中，气隙形成需要额外的步骤，例如去除金属线之间的介电薄膜，这可能会影响金属线的可靠性，并带来从顶部侵入的通孔问题。

在传统的镶嵌集成方案中，一个主要关注点是整体电容增加，这是由于 patterning 工艺中等离子体刻蚀导致的低k损伤。然而，在顶层通孔集成方案中，不会发生等离子体刻蚀导致的低k损伤，因为在Ru线和顶层通孔制造之后，Ru线之间的间隙填充了新鲜的低k材料或气隙。如图6所示，与具有介电损伤的传统镶嵌互连相比，顶层通孔互连由于具有无等离子体损伤的原始低k材料，在18 nm金属间距下可将电容降低约9%。我们还通过在顶层通孔结构中引入气隙，额外实现了14%的电容降低。这对于未来技术节点来说是一个非常重要的优势，在这些节点中，电容缩放对于诸如堆叠FET等高缩放器件变得越来越重要。

嵌入式气隙被发现易于实现，且能有效降低金属线之间的电容。然而，业界一直存在一个大问题：在可靠性方面，嵌入式气隙与现有的低k介电材料相比表现如何。图7展示了在相同金属间距（线间间距：12 nm）下，带有低k材料（其中SiCOH k=2.7）的镶嵌Cu互连和带有气隙的减法Ru互连的TDDB结果。带有气隙的减法Ru互连显示出比带有低k介电材料的镶嵌Cu互连更长的寿命，同时通过了技术目标。另一方面，人们普遍认为，基于Ru稳健的材料特性，Ru线的EM将更优越。对两层Ru顶层通孔互连进行了EM测试，结果如图8所示。直到1800小时，除一个样品外，未观察到EM失效（来自电阻增加），这意味着在相似的物理尺寸下，Ru比我们最好的Cu数据要好得多，因为该Ru互连的测试条件比Cu EM测试严苛得多。

我们在业界首次展示了18nm间距、带有嵌入式气隙和顶层通孔的减法Ru的可靠性（TDDB和EM）。因此，我们得出结论：带有气隙的全减法顶层通孔互连是未来CMOS技术中后Cu替代金属互连的有前景的候选方案。

转载声明：本文为转载整理，原文版权归原作者及原站点所有。

原文来源：IBM Research Blog

原创地址：https://research.ibm.com/blog/beol-cu-interconnects-iedm