IBM Research的科学家正在利用AI追踪硅晶圆加工中的缺陷和低效问题。

构成现代芯片基础的硅晶圆极其敏感。在制造过程中，有许多步骤可能引入缺陷。为了理顺这一流程并确保尽早发现缺陷芯片，IBM Research的科学家正在提出新算法，以在整个芯片制造流程中识别缺陷来源，并挑战关于控制硅晶圆工作流的长期假设。

由IBM Research半导体数据科学负责人Tsuyoshi Ide领导的团队，将在5月5日至8日于纽约州奥尔巴尼举行的先进半导体制造会议（ASMC）上展示这项工作的三篇论文。Ide及其团队正在开发的AI算法依赖IBM用于半导体制造的SiView和Intelligent Fab数据平台。

晶圆制造包括十几种不同的工艺类型，如蚀刻和沉积，其中超过一半的工艺每层必须重复40到100次，这意味着制造一枚芯片可能涉及1,000个或更多步骤——每一步都可能引入缺陷。质量控制检查员使用显微镜，根据缺陷的密集程度来量化硅晶圆质量的好坏。

然而，一旦出现问题，追踪有问题的工具机器或确切的错误来源可能极其困难。每个步骤的结果都取决于之前所有步骤的保真度，因此多变量误差可能会累积，而没有单一明确的来源。

Ide将硅晶圆的历史比作人的一生：“你生命早期一个非常小的失误，可能会显著影响你的人生轨迹，”他说。同样，晶圆生产某个阶段的一个制造瑕疵，也可能在后续环节造成难以估量的影响。“由于这种顺序性，分析根本原因非常、非常具有挑战性，”Ide补充道。

目前没有现成解决方案，因为这不是一个标准的机器学习问题。“机器学习擅长在给定一组复杂输入时预测某些东西，但这有点像反问题，”Ide说。IBM Research团队不是根据一系列输入预测下一步或最终结果，而是试图基于最终输出回溯识别某一步骤。实际上，做到这一点的唯一方法就是一遍又一遍地制造晶圆，改变条件，然后应用简单的统计分析来找出缺陷发生的位置——换句话说，就是科学方法。除了最大的芯片制造商之外，这对所有企业都完全不切实际，但即便对它们而言，这种半人工方法也需要庞大的研究人员和管理人员团队，因此也逼近了实用性的极限。

作为一遍又一遍制造晶圆的替代方案，Ide及其团队正在尝试其他方法。

找出问题发生的时间

在他们的第一篇论文中，团队试图识别过程中哪些测量值与某一类缺陷的发生最相关。为此，他们计算了每个被测参数的归因分数。每种加工工具处理的物理过程都截然不同——掺杂、抛光去除粗糙度、研磨去除材料等等——因此很难比较晶圆生产流程不同部分的数据。相反，他们使用所谓的 inline measurement，通常是在某个主要工艺完成后立即进行。

这些 inline measurements 可以作为每个步骤保真度的代理指标，基于这些指标，团队训练了一个分类器来计算每个项目的重要性分数。

在这张图中，处理时间线上有一个点，模型预测坏晶圆的概率大幅上升——简而言之，就是一个“坏度”预测。这一分析意味着两件事。第一，该时间戳以某种方式与该缺陷相关；第二，该晶圆在最终测量前数月就被预测为不良。“所以如果你知道这个事实，就可以停止该过程，”Ide说。

他们的评分算法名为 Trajectory Shapley Value，是对博弈论中著名的 Shapley value 算法的一种新颖扩展，旨在为工程师提供一些优先级建议。对于这个特定模型，Ide 和他的同事并不试图猜测机器到底出了什么问题，他们只是识别出问题发生的时间。

映射轨迹

在第二篇论文中，他们使用了不同类型的模型。这种基于轨迹的预测模型不是进行好坏的分类，而是预测实际的缺陷密度，并试图识别哪个工艺过程的责任最大。

同样，责任分数会被计算出来，但这次它们来自工艺属性——在整个制造过程中收集的晶圆质量数据。但如何将工艺属性转换为可以分析的数值呢？为此，他们提出了一种名为 proc2vec 的技术，其灵感来自 word2vec，这是自然语言处理中一种众所周知的技术。就像 Transformer（深度学习中的注意力模型架构） 在没有被给予明确语法知识的情况下自动分析单词之间的相互依赖关系一样，proc2vec 旨在自动捕捉硅晶圆工艺和 inline measurements 之间隐藏的依赖关系。

例如，利用 IBM Research Albany 的晶圆历史数据，团队证明了纳入这些相互依赖关系可以显著提高缺陷预测的准确性。他们基于轨迹模型构建的新归因方法，成功识别出了由异常长的等待时间引起的潜在异常工艺。

质疑假设

团队的第三篇论文将目标对准了晶圆厂中的 WIP（在制品）气泡，这有点像晶圆批次或同时经历制造过程的一组晶圆的交通拥堵。晶圆批次以不同的速度在晶圆厂的“铁路”上移动，因此可能存在令人惊讶的随机性。

为了理解晶圆“交通”是如何堵塞的，晶圆厂使用先进的半导体制造模拟器（ASMS），就像用于城市规划的交通模拟器一样。运行 ASMS 的计算需求很高，因此多年来一直使用一种简化模型，称为排队论。不过，Ide 表示，排队论可能使用了过于简单的假设，这可能会低估晶圆厂实际的波动性。

团队使用一种名为 Hawkes process 的替代数学模型，该模型会考虑事件历史，并分析了 IBM Research Albany 晶圆历史中的数据。他们发现，与排队论假设相比，这种方法——使用一种名为 Akaike Information Criterion (AIC) 的统计模型选择准则进行评估——在预测批次到达时间与实际时间之间提供了更好的拟合。

他们使用的一个指标叫做“X-factor”，即实际周期时间与理想周期时间之间的比率，理想周期时间是在假设整个晶圆厂中只有一片晶圆存在时的最短处理时间——没有等待时间，只有移动和加工。“所以通常 X-factor 远大于 1，通常是 10 或 15，”Ide 说。

他们发现，在某些工具位置，批次到达时间的非均匀性会显著增加完成晶圆所需的时间。根据他们的模型，如果平均工具利用率得到控制，X-factor 可能会比传统的基于排队的模型预测值大得多。

这表明传统的基于排队论的 WIP 分析需要修订，至少对于半导体制造而言是如此。这篇论文指出了现有方法的问题，但不一定提出了解决方案。不过，它确实表明 Hawkes 模型更好。

下一步计划

这项工作大部分仍处于早期阶段。在此过程中，团队发现了一个主要限制：我们只有关于工艺参数的表面信息。为了解决这个问题，IBM Research 团队计划在未来的工作中纳入基于物理的信息。

长期来看，他们的目标是将这些经验和模型应用于实际生产线，以提升未来晶圆制造工艺的质量。

转载声明：本文为转载整理，原文版权归原作者及原站点所有。

原文来源：IBM Research Blog

原创地址：https://research.ibm.com/blog/how-ai-is-improving-chip-design-and-production