title: 模组上不焊晶振,自画板还要不要画?内部 RC 时钟的三条路线、负载电容位的预留逻辑与「照抄模组原理图」的首板策略 keywords: CI-73T,内部RC时钟,晶振,负载电容,自画板,4.7欧姆防浪涌,PC4,原理图照抄,时钟路线,BOM成本 topic: 语音芯片画板设计 gen model: glm-5.3-flash version: 1 aireview cycles: 0 createdat: 2026-10-20T02:12:15.000Z

现象：模组上没焊晶振，自画板要不要画？

一位做训练仪器的客户用 CI-73T 平台画自研板，做板时发现一个问题：买回来的模组上「好像没有焊」晶振，于是来群里确认——「晶振需要焊吗」。

这个问题背后藏着一串连锁疑问：模组不焊晶振，是不是芯片内部自带时钟？自画板画不画晶振？不画晶振，旁边的负载电容去留？原理图要不要删？每一个小决定都影响 BOM 和调试成本。

原因：默认跑内部 RC 时钟，晶振是可选项但负载电容是结构性的

厂商的答复分两层。第一层很干脆：「不用」——模组上的芯片默认使用内部 RC 时钟，出厂自带，不焊晶振就能跑，所以模组上看不到晶振是正常的。第二层是画板层面的边界提醒：如果决定去掉晶振，注意「不要晶振的负载电容位置，你就只能装成成品后找晶振厂帮你把频率调准哈」——负载电容的位置和布局是按晶振场景设计的，将来若要切外部晶振，频率校准就要靠成品阶段找晶振厂来做。

客户听完还有一层追问：「不是说不用焊接晶振吗」——工程师补上了第三种选择：「你用内部 RC 也行」，并确认「默认使用内部 RC 出厂自带的」。也就是说这条板子上有三条时钟路线：默认内部 RC（什么都不加）、贴晶振+负载电容（精度路线）、留负载电容位不贴晶振（预留路线，成品后调频）。客户最终按自己的精度需求选择，对话以确认「内部 RC 是默认」收尾。

修法：按精度需求选时钟路线，BOM 与调试成本一起算

对消费类设备，内部 RC 的精度通常够用，省掉晶振和两颗负载电容，BOM 更省、焊接少两步；对有时序精度要求的场景（比如要跑精确波特率的串口、音频时钟），再评估贴晶振的路线。要记住的是：不贴晶振不等于相关电路可以随意删——负载电容位是否保留，决定了未来切晶振路线的返工成本。

这个案例还有一个外围知识点来自同一场对话：芯片 5V 输入端建议加一颗 4.7 欧姆/0805 以上封装的电阻防浪涌，功放的 1 脚需要接到芯片的 PC4 脚——工程师明确建议「直接按照我们模组的原理图原装原的抄就行了哈」，自画板的最低风险路径就是照抄模组原理图，再按需增减。

落地建议

1. CI 系列芯片默认内部 RC 时钟，不焊晶振即可工作；消费级精度需求通常无需外置晶振。
2. 自画板三条时钟路线按需选：全内部 RC（最省）、晶振+负载电容（精度）、保留负载电容位不贴晶振（预留，成品后找晶振厂调频）。
3. 去掉晶振时负载电容位的取舍要想清楚：将来切晶振路线的返工成本就在这个决定里。
4. 5V 输入端加 4.7Ω/0805 以上封装电阻防浪涌；功放 1 脚接芯片 PC4 脚。
5. 首板设计直接照抄厂商模组原理图（原装原的抄），再按项目需求增减，比自由发挥风险低得多。