让高性能计算芯片设计 与CXL 规范修订保持同步

作者： Ettore Giliberti ，SmartDV Technologies 资深 应用工程师

在当今的高性能计算领域，确保处理器、存储和加速器之间快速可靠的通信对系统性能和可扩展性至关重要。 因此，就诞生了 Compute Express Link® （ CXL® ）标准：其目标是实现一致的内存访问、低延迟的数据传输，以及 不同先进 架构 之间的 无缝互操作性。

作为 CXL 联盟的活跃成员， SmartDV   Technologies 在设计和验证 IP 方面拥有数十年的专业知识，可以帮助工程团队了解不断发展的标准。我们符合规范的 VIP 产品组合 使团队能够充满信心地采用 最新 的 CXL 版本 来加速开发 ， 同时 保持 鲁棒 性和准确性。

随着CXL 规范的快速 演进 发展， 在对越来越多 围绕它 所 打造 的设计 进行验证时，所使用 的工具和 构建的 基础 架构 也必须 同样 迅速发展。 维护 与新规范 的 修订保持同步的 验证IP   （VIP ）不是一项小任务，特别是处理从 CXL 2.0 到 3.0 的主要版本转换。

作为全球领先的 VIP 和 定制 IP 解决方案 提供商，我们 在 SmartDV Technologies 亲眼目睹了 VIP 的快速适应能力的重要性，它们需要 能够覆盖不同的版本，同时还要保持 稳健性 和 准确性 。 这篇 技术 文章探讨了这些更新带来的技术挑战和工程 考量因素 ，并引用了最近 在支持 CXL 3.0 实际工作项目中所积累 的 示例。

持续 演进 的需要

基于 CXL 的 硬件 在 流片前的 验证 既 复杂 又要求 苛刻 ，因此 VIP 必须 能够 准确地模拟互连的主机和设备端，并提供可靠的协议检查器来验证系统行为。

功能强大 的VIP 基础 架构 对于构建可靠的验证IP 和随着规范的发展 而 实现快速更新至关重要。下面的图 表 说明了SmartDV 的   CXL VIP 所 采用 的高级架构。

图1 ： SmartDV CXL VIP 功能原理 图

随着CXL 规范的更新， VIP 也必须进行相应的 升级 ， 且 通常 要求在 紧迫的时间内 完成 。

例如，从CXL 2.0 到 3.0 的 版本转换 引入了一些重要的更改， 这就 需要对VIP 进行大量更新，包括功能和协议处理。

关键变更和实施挑战

1.  支持256 字节的 数据 Flit （流控制单元）

在CXL 3.0 版本 中， 协议的 F lit 现 已可 支持 256 字节的 数据 ，而CXL 2.0 只支持 68 字节 的数据 。这带来了一些架构上的变化：

·  信用值（LLCRD ），以前在单 个 Fl it 单元 中传输，现在 通过 使用2 字节字段（字节 数为 240-241 ）直接嵌入到 协议 F lit 中。

·  在传输 一个 非空的 协议 F lit 之前，请求、响应和数据（ F lit 类型为 cache/mem ）的初始信用值需要 在 协议 F lit 中 公 布。

·  公布 的信用值反映了当前接收缓冲 区 的可用性。

2.  Flit 格式增强和循环冗余 校验（ CRC ）处理

CXL 3.0 引入了三种类型的 Flit 格式：

·  标准的 256 字节

·  延迟优化的（ LO ） Flit

·  PBR Flit

延迟优化的 F lit 需要以不同的方式 去 计算CRC 。前 8 个 数据 槽（122 字节 ）需要在 数据 槽7 （ 6 字节 ）中放置一个CRC ，而其余 数据 槽（116B ）需要 一个 单独的CRC 。这种双重 CRC 结构要求在 VIP 内部 要有 精确实现和验证。

此外，现在的 ARB/MUX 链路管理数据包（ ALMP ） Flit 包括 CRC 和前向纠错（ FEC ），而不再如 CXL 2.0 所要求的那样，为了完整性目的而需要复制数据。虽然这种改变简化了物理层表示层，但它将 CRC/FEC 管理的责任转移到协议栈中的一个全新位置。

3.  内存一致性和反向无效处理

CXL 3.0 通过支持 M2S 反向无效窥探（ Back-Invalidate Snoop , BISnp ）通道改进了 存储 协议行为。在 CXL 2.0 中，设备到主机（ device- to -host ， D2H ） 的 请求在等待 M2S 进程时可能会阻塞，从而限制了架构选择， 无法使用 诸如 内 含式窥探过滤器 （ Inclusive Snoop Filter ）等手段 。 通过 BISnp 而不是 CXL . 缓存通道来 解决一致性 ， CXL 3.0 支持更灵活和高效的存储架构。

4.  重试机制 被 移至物理层

CXL 3.0 中最重要的变化之一是将重试机制从链路层重新 迁移 到物理层。在 CXL 2.0 中， 通过 使用链路层中的本地和远程状态转换来管理重试。现在在 CXL 3.0 中，重试是通过一个 Flit 序列号握手系统来处理的。

全 新 的 重试机制的主要特性包括：

·  新增 传输端重试缓冲区， 可 用来 存储所有 协议 F lits （ CXL . io, CXL .cache / mem ALMP) 。

·  基于序列号的、由确认驱动的缓冲区清除。

·  选择性 否定 确认（ NACK ）重放： 能够 重传特定 的 Flits ，而不是重播所有未被确认的片段。

·  标准回放： 所有等待确认的 Flit 的完整回放。

结语

为支持全新的规范修订版本，开发和更新 CXL 通用验证方法（ UVM ） VIP 并不是一项简单的任务。 即便 有一个 功能强大的 、可重用的 VIP 基础 架构 ，深入的领域知识和大量的工程工作也是必不可少的。为了让您了解所涉及的复杂性和 所需 时间， CXL 3.0 主要的版本 更新 可能需要的 工程工作量如下：

·  将重试机制迁移到物理层： 需要 4 周 时间

·  增加对 256 字节 F lit 和相关协议更改的支持： 需要 5 周 时间

这些时间估算都假设任务 全部 是由经验丰富的工程师 负责 ，他们非常熟悉现有的 VIP 和 CXL 协议栈。

构建一个可扩展的、可 自 适应的CXL VIP 不仅仅是编码 工作 ；它 也关系到对 规范变更 的预测 和构建体系结构 ，从而 适应未来的增长。

SmartDV Technologies 凭借其在设计 IP 和验证IP 两个 方面 都具有 的丰富经验，为工程团队提供 适用于像 CXL 这样的先进协议的 高质量 的 、符合规范 的 VIP 。随着标准的不断 演进 ，SmartDV 仍然致力于帮助客户保持领先地位。

相关链接

SmartDV Technologies  

CXL 验证 IP

申请数据手册

申请评估

与我们在 ICCAD 2025 上现场交流

SmartDV 将参加于 2025 年 11 月 20 日 -21 日在成都·中国西部国际博览城隆重举办的“成渝集成电路 2025 年度产业发展论坛暨第三十一届集成电路设计业展览会（ ICCAD-Expo 2025 ）”，并将在现场介绍公司的设计 IP 和 VIP 产品。欢迎届时前往展会现场与我们交流， SmartDV 展位号为 D91 。如希望与我们进行现场交流，预约与 SmartDV 团队在 ICCAD 2025 见面，请发邮件至： info@smartdvtech.com 。