ITPub博客

首页 > 嵌入式/内核开发 > 嵌入式/内核开发 > 海思Hi3516CV500 LCD输出说明

海思Hi3516CV500 LCD输出说明

嵌入式/内核开发 作者:一牛论坛 时间:2020-01-03 15:07:40 0 删除 编辑

hi3516 CV500  LCD 输出24位说明

LCD Parallel Mode (16 Bits)
Pin Signal (Function)
RB Exchange Inside the VDP NO NO YES YES
MISC Registers in Reverse Order NO YES NO YES
GPIO0_6 LCD_CLK CLK CLK CLK CLK
RMII_CLK LCD_HSYNC HSYNC HSYNC HSYNC HSYNC
RMII_RXD1 LCD_VSYNC VSYNC VSYNC VSYNC VSYNC
RMII_RXD0 LCD_DE DE DE DE DE
RMII_TXD0 LCD_DATA0 R0 B4 B0 R4
RMII_TXD1 LCD_DATA1 R1 B3 B1 R3
RMII_TX_EN LCD_DATA2 R2 B2 B2 R2
EPHY_RSTN LCD_DATA3 R3 B1 B3 R1
MDCK LCD_DATA4 R4 B0 B4 R0
MDIO LCD_DATA5 G0 G5 G0 G5
RMII_RX_DV LCD_DATA6 G1 G4 G1 G4
EPHY_CLK LCD_DATA7 G2 G3 G2 G3
DSI_D0P LCD_DATA8 G3 G2 G3 G2
DSI_D0N LCD_DATA9 G4 G1 G4 G1
DSI_D1N LCD_DATA10 G5 G0 G5 G0
DSI_D1P LCD_DATA11 B0 R4 R0 B4
DSI_CKP LCD_DATA12 B1 R3 R1 B3
DSI_CKN LCD_DATA13 B2 R2 R2 B2
DSI_D2N LCD_DATA14 B3 R1 R3 B1
DSI_D2P LCD_DATA15 B4 R0 R4 B0

海思Hi3516CV500 LCD输出说明8位

LCD Serial Mode (8 Bits)
Pin Signal (Function)
MISC Registers in Reverse Order NO YES
GPIO0_6 LCD_CLK CLK CLK
RMII_CLK LCD_HSYNC HSYNC HSYNC
RMII_RXD1 LCD_VSYNC VSYNC VSYNC
RMII_RXD0 LCD_DE DE DE
RMII_TXD0 LCD_DATA0 R0 G0 B0 R7 G7 B7
RMII_TXD1 LCD_DATA1 R1 G1 B1 R6 G6 B6
RMII_TX_EN LCD_DATA2 R2 G2 B2 R5 G5 B5
EPHY_RSTN LCD_DATA3 R3 G3 B3 R4 G4 B4
MDCK LCD_DATA4 R4 G4 B4 R3 G3 B3
MDIO LCD_DATA5 R5 G5 B5 R2 G2 B2
RMII_RX_DV LCD_DATA6 R6 G6 B6 R1 G1 B1
EPHY_CLK LCD_DATA7 R7 G7 B7 R0 G0 B0


来自 “ ITPUB博客 ” ,链接:https://blog.itpub.net/69958773/viewspace-2671808/ ,如需转载,请注明出处,否则将追究法律责任。

请登录后发表评论 登录
全部评论

注册时间:2019-12-31

  • 博文量
    33
  • 访问量
    57072