协同 TMS 布局与布局规则

设计理念

这个文件是为了减少晶体的热冲击。请保留足够的晶体面积

路由和保持区域。时钟稳定性对 GPS 性能有着重要的影响。

放置位置

1 。保持晶体 > 10 毫米和 30 毫米远离热源（优先： 2 /3G PAS > 充电器 >

PMIC ）。

2 。至少保留前两层金属层，用于 4 层 PCB 和前三层内层。

金属包括 6 层 PCB ，包括主接地。

三。保持晶体＞ 4 毫米远离 MT65 80 CO TMS 。

4 。将所有晶体成分保持在离周围金属 0.5 毫米处。

5 。不要将晶体直接放置在相反侧的热源之下（即 CPU 和

MMPA ）。

布局图

1 。不要将晶体 GND 轨迹连接到主 GND 。使用水晶 GND 轨迹直接连接到芯片

晶体 GND 引脚（即， PMIC 晶体 GND 引脚，球 B2 上 MT6350 ）。

2 。使用最小宽度跟踪（小于 4 密耳）进行晶体时钟和电压路由，最小 5 倍

晶体 GND 跟踪路由的宽度跟踪（即 AuxADCKTSX/AUXADCYREF ／ AUXADCKGND ： 4/4 ／ 20 ）

或 3/3 ／ 15 密耳。

三。晶体 GND 轨迹长度应大于 10 mm 。

4 。保持所有晶体路由远离高速和功率跟踪。

TCXO 布局布局规则

重要的

这个文件是为了减少晶体的热冲击。请保留足够的晶体面积

路由和保持区域。时钟稳定性对 GPS 性能有着重要的影响。

放置位置

- 保持晶体＞ 10 毫米远离热源（即 2 ／ 3G PAs 、充电器和 PMIC ）。

- 至少保留前两层金属层，用于 4 层 PCB 和至少第一三层内部。

6 层 PCB 的金属层，包括主接地。

- 保持晶体从 MT65 80 离开 4 毫米。

- 将所有晶体成分保持在离周围金属 0.5 毫米处。

- 不要将晶体直接放置在相反侧的热源之下（即 CPU 和

MMPA ）。

布局图

- 使用最小宽度迹线（小于 4 密耳）进行所有晶体布线（即电压、时钟和 GND 迹线）。

- 不要将晶体 GND 轨迹连接到主 GND 。使用水晶 GND 轨迹直接连接到芯片

晶体 GND 引脚（即， ConSys ）。芯片，收发器或 PMIC 晶体 GND 引脚。

晶体 GND 的长度应大于 10 毫米。

- 保持所有晶体路由远离高速和功率跟踪。

文档地址