ITPub博客

首页 > 嵌入式/内核开发 > 嵌入式/内核开发 > 访问SDRAM的低功耗优化设计方案

访问SDRAM的低功耗优化设计方案

原创 嵌入式/内核开发 作者:宇芯电子 时间:2020-12-02 15:36:30 0 删除 编辑

为了降低DSP外部SDRAM存储系统的功耗,针对DSP访问片外SDRAM的功耗来源特点,提出了基于总线利用率动态监测的读写归并方案。该方案动态监测外部存储器接口(EMIF')总线的利用率,根据总线利用率的不同选择开放的页策略,封闭的页策略或休眠模式。
 
DSP有限的片内存储器容量往往使得设计人员感到捉襟见肘,特别是在数字图像处理、语音处理等应用场合,需要有高速大容量存储空间的强力支持。因此需要外接存储器来扩展DSP的存储空间。
 
在基于DSP的嵌入式应用中,存储器系统逐渐成为功耗的主要来源。优化存储系统的功耗是嵌入式DSP极其重要的设计目标。本文主要以访问外部SDRAM为例来说明降低外部存储系统功耗的设计方法。
 
访问 SDRAM 的低功耗优化设计方案
为更好的管理外部SDRAM,大部分嵌入式DSP片上集成和外部存储器的接口EMIF,DSP的片内设备通过EMIF访问和管理存储器。由EMIF将对同一行的读写尽量归并到一起进行,减少激活/关闭存储体引起的附加功耗开销。图1为基于总线监测的读写归并设计方案的框图。
 

 

图1基于总线监测的读写归并方案

 
1)采用块读的方法取指令。加入简化的指令Cache,将对SDRAM的读程序读操作按块进行。只有在Cache错过时,由Cache通过EMIF对SDRAM进行块读,每次读16个字节。
 
2)加入写后数据缓冲区(WPB),将数据总线上的请求发往WPB,由WPB对SDRAM进行块写、读写归并。
 
3)动态监测EMIF总线的利用率,块读和读写归并时采用开放的页策略,当总线利用率较低时,采用封闭的页策略,当总线利用率很低时,将SDRAM进入休眠模式。

来自 “ ITPUB博客 ” ,链接:http://blog.itpub.net/69975830/viewspace-2738842/,如需转载,请注明出处,否则将追究法律责任。

上一篇: SRAM的容量扩展
请登录后发表评论 登录
全部评论
宇芯电子专注于代理国内外各大知名品牌的半导体元器件,致力于为客户提供具有竞争优势的产品,是一家专业提供存储方案解决商。主要产品线有静态随机存储器SRAM,非易发性存储器MRAM,伪静态存储器PSRAM等多种类型随机记忆体及微控制器MCU等半导体产品

注册时间:2020-05-27

  • 博文量
    150
  • 访问量
    63570