ITPub博客

首页 > 嵌入式/内核开发 > 嵌入式/内核开发 > Xilinx FPGA控制器的Everspin STT-DDR4设计指南

Xilinx FPGA控制器的Everspin STT-DDR4设计指南

原创 嵌入式/内核开发 作者:NETSOL 时间:2020-01-20 17:32:02 0 删除 编辑

自旋转移扭矩磁阻随机存取存储器( STT-MRAM 是一种持久性存储技术,可利用各种工业标准接口提供性能,持久性和耐用性。 Everspin推出了STT-MRAM产品,该产品利用称为JE-DDR4的JEDEC标准DDR4接口的变体,它包含了对完整系统支持所需的独特功能。本文将帮助工程师了解Xilinx FPGA控制器的Everspin STT-DDR4设计指南
 
2.启用ST-DDR4
为了使设计人员能够快速集成ST-DDR4支持,该过程从Xilinx Vivado开发环境中生成的现有8Gb DDR4 SDRAM-2666存储器接口生成器(MIG)开始。与8Gb DDR4 SDRAM的差异如下,并将在后续章节中进行说明:
1.时间安排(减少工作频率,增加行访问时间,增加计数器宽度并减小CAS页面大小)
2.加电(校准–校准期间启用了防乱涂模式)
3.掉电(将所有相关数据塞入或移动到持久性存储器阵列中)
4.性能(增加管道深度并提高数据传输效率)
注意:健壮的ST-DDR4持久性存储器设计还需要系统级的纠错码(ECC)方案,但该文档不在本文范围之内。
 
3. DDR4 SDRAM-1333内存接口
在Xilinx设计环境中,将根据代表8Gb  
SDRAM  DDR4-2666的速度和时序特性的输入参数生成DDR4接口逻辑。

 

该表显示了DDR4和ST-DDR4的关键时序参数

由于MIG无法使用当前JEDEC标准以外的参数创建接口逻辑,因此必须首先创建兼容JEDEC的DDR4控制器。  everspin   1Gb ST-DDR4 1333器件最类似于8Gb DDR4-2666 SDRAM器件,因此请使用8Gb DDR4 SDRAM 2666规格SDRAM DDR4-2666中的时序值,一旦创建了DDR4接口逻辑,就可以修改时序,上电,掉电和性能参数,以启用ST-DDR4持久性存储器。
 
强烈建议在创建MIG之后,在Vivado中创建一个示例测试台,方法是右键单击.xci文件并选择名为“ Open IP Example Design ...”的菜单项。创建示例设计将创建一个新的Vivado项目。以及模拟新创建的MIG所需的所有测试文件。请参见Xilinx MIG创建教程,使用Vivado MIG为UltraScale设计存储器接口和控制器,以及存储器接口设计中心-UltraScale DDR4/DDR4存储器。

来自 “ ITPUB博客 ” ,链接:http://blog.itpub.net/69951841/viewspace-2674120/,如需转载,请注明出处,否则将追究法律责任。

请登录后发表评论 登录
全部评论
深圳市英尚微电子有限公司是英尚国际有限公司旗下大陆子公司,成立于2007年,是一家专业的静态随机记忆体产品及方案提供商,十年来专业致力代理分销存储器芯片IC, SRAM、MRAM、pSRAM、 FLASH芯片、SDRAM(DDR1/DDR2/DDR3)等,为客人提供性价比更高的

注册时间:2019-12-19

  • 博文量
    71
  • 访问量
    28588