ITPub博客

首页 > 数据库 > 数据库开发技术 > AMD领先英特尔发表工作频率3.4THz的晶体管 (转)

AMD领先英特尔发表工作频率3.4THz的晶体管 (转)

原创 数据库开发技术 作者:amyz 时间:2007-11-28 11:51:39 0 删除 编辑
AMD领先英特尔发表工作频率3.4THz的晶体管 (转)[@more@]

美国amd公司日前成功地开发出世界上最快的MOS晶体管,从而超越了美国英特尔公司。这就是AMD公司于2001年12月的“2001 International Electron Device Meeting(2001 IEDM)”发表的工作频率为3.4THz的晶体管。此前的最高记录是英特尔在2001 IEDM的前一周发表的工作频率为2.63THz的晶体管。按照ITRS(国际半导体技术指标)的规划,这一级别的技术将在2010年达到实用水平,不过AMD公司并未宣布此次发表的工作频率3.4THz的晶体管何时进入实用阶段。

 
竞争日益激烈的晶体管开发

  AMD与英特尔虽然在面向个人电脑的微处理器领域展开了提高性能的竞争,但此前在晶体管及电路的研究开发方面AMD始终落后于英特尔。仅从学会发表方面来看,英特尔不只领先AMD,而且也遥遥领先于众多半导体厂家高居首位。但是,AMD在产品开发领域则一直与英特尔公司旗鼓相当。领先英特尔首先推出工作频率为1GHz的MPU等就是很好的例子。AMD在晶体管性能竞争中超越了英特尔还是首次。

 
晶体管栅极长度低于20nm的性能比较

  AMD在近半年迅速提高了晶体管的性能。从作为决定晶体管性能的栅极长度来看,在2001年6月,AMD开发的晶体管为35nm,是英特尔的近2倍。但是,仅在半年之后便缩小到了与英特尔相同的15nm。在栅极长度突破50nm的晶体管中,基本上都是以数nm的速度推进微细加工工艺,但是象AMD公司这样一下子将栅极长度缩减到一半以下的实在是令人震惊。

  对于两家公司的晶体管开发之争,也有一种冷淡的看法:“不过是对各自的MPU进行宣传的一环”(某知名半导体制造商的CMOS技术人员)。但是,其他的半导体制造商却难以袖手旁观。因为在两家公司激烈竞争中,他们必须进一步加快晶体管的开发,也就是加快晶体管的微细加工速度。如果不积极参与竞争,就会失去未来的市场。

运行速度合格,其他方面不合格

 
相同的栅极长度性能也是大有差别

  截止2001 IEDM结束,共有三家公司发表了栅极长度不足20nm的MOS晶体管。他们分别为试制出栅极长度为15nm晶体管的AMD和英特尔以及试制出栅极长度为16nm晶体管的意法合资公司STMicroelectronics。从试制品的电气特性来看,各公司之间具有不小的差异。引人注目的是除了工作频率以外,AMD试制的晶体管性能在作为驱动指标的漏极电流方面均胜出一筹。

  AMD开发的晶体管的特点是在栅极绝缘膜中采用了SiON与Si3N4的叠层薄膜。与现有产品使用的SiO2相比,比介电率高,是所谓的high-K材料。虽然叠层薄膜的厚度为1.4nm,但如果换算成SiO2就相当于0.8nm。而英特尔使用的则是比介电率更高的ZrO2,并且未公布换算成SiO2的厚度。由于漏极电流是AMD试制品的2/3左右,因此估计SiO2换算后薄膜的厚度可能要比AMD公司的试制品厚一些。

  仅就三家公司的发表来看,可以说三家公司均首先把力量集中到了提高运行速度的方面。与ITRS规划对照来看,即使是AMD公司的试制品也只满足了工作频率的要求值,其它性能均没有达到所要求的值。尤其是在显示驱动能力的漏极电流上,试制品与规划的要求差距非常大。而且,还有一个问题就是晶体管的电源电压高出了规划要求值的+0.6V,为+0.8V。如果电源电压为+0.6V,那么唯一合格的工作频率也不能满足要求值。正如AMD公司Technology Research Strategic Technology Group Senior Member of Technical Staff的Bin Yu所说:需要一种比介电率更高的high-K材料,“为了在+0.6V中运行,必须积极地采用新材料。更为重要的是提高门容量的技术”。

  栅极绝缘膜成了阻碍提高栅极长度为15nm的晶体管性能的瓶颈。“虽然需要high-K材料,但到目前尚不能确定合适的材料”(某大型半导体厂家的技术人员)。采用ZrO2的英特尔公司也透露“(目前所使用的ZrO2也)只不过是两三种候选材料之一”(英特尔公司Logic Technology Development Components Research Director of Transistor Research、intel Fellow Robert S.Chau)。

微细加工是否已达极限?

 
看好双栅极构造

  今后,微细加工在15nm以下每进展一步,确保漏极电流就会变得更为困难。同时high-K材料的支持也将面临极限。正因为如此,迅速走红的技术便是具备双栅极结构的MOS晶体管(图3)。这是一项此前就被人们所熟知的技术,在2001 IEDM上,美国IBM等公司相继发表了这方面的研究成果。

  根据IEDM 2001举办的讨论栅极长度为10nm晶体管技术(预定于2015年达到实用水平)的分组讨论会上与会者的意见统计结果来看,认为必须使用双栅极结构的研究人员占了大多数。(


来自 “ ITPUB博客 ” ,链接:http://blog.itpub.net/10752019/viewspace-985623/,如需转载,请注明出处,否则将追究法律责任。

请登录后发表评论 登录
全部评论
  • 博文量
    3984
  • 访问量
    7338376